|
전체
(검색결과 약 4,487개 중 4페이지)
| |
|
|
|
 |
|
| 디지털 시계
개요
프로젝트개요
회로도
부품/준비물
디지털시계제작
고찰
프로젝트 개요
부품/ 준비물
브래드보드판 1개
GAL16V8D 14개
7-Segment 7개
니퍼, 리드선
전원공급기, 신호발생기
[ 부품 / 장치설명 ]
.... |
|
|
|
|
|
 |
|
| 목 차
1. Project 목적
․ ․ ․
2
2. 작품 개요
2.1 motive
․ ․ ․
2
2.2 주제
․ ․ ․ ․
2
2.3 주요 기능
․ ․ ․
2
2.4 시스템 흐름도
․ ․ ․
3
2.5 전체 회로도
․ ․ ․ ․
5
3. 팀 구성 및 역할 분담
․ ․ ․ ․
5
4. 구현 결과
4.1 Up Counter
․ ․ ․ ․
7
4.1 Down Counter
․ ․ ․
8
4.3 펄스 발생기
․ ․ ․ ․
8
4.4 GAL칩 코딩
․ ․ ․ ․
9
4.3 Shift Register
․ ․ ․ ․
10
5. 오류 검출 및 .. |
|
|
|
|
|
 |
|
| 기초부터 응용까지 Verilog HDL
- 다음은 4비트 덧셈 뺄셈기의 논리 회로 이다.
1. 위의 논리 회로를 Gate level modeling 방법을 사용하여 Verilog 코드를 코딩하시오.
Gate level modeling
module Add_Subtraction
input m;
input [3:0] a,b;
output [3:0] s;
output c,v;
wire [4:1] cn ;
wire [3:0] n ;
xor U1(n[0],m,b[0]);
xor U2(n[1],m,b[1]);
xor U3(n[2],m,b[2]);
xor U4(n[3],m,b[3]);
FA U.. |
|
|
|
|
|
 |
|
| 디지털 회로설계
1. 제목 : Moore / Mealy Type Finite State Machine
2. 개요 :
Moore Type과 Mealy type의 state diagram을 보고 각각의 state table과 D F/F을 이용한 회로도를 작성한 후 두 가지 모두에 대하여 각각 VHDL code를 작성하여 시뮬레이션을 수행하여 미리 예상한 결과와 비교하여 본다. 이를 통해 Moore type과 meanly type의 이해도를 높이고 그 동작을 비교하여 파악한다. D F/F의 응.. |
|
|
|
|
|
 |
|
| 설계 목표
① 숫자표시기를 이용하여 5입력을 3으로 나눈 몫과 나머지를
표현한다.
② NAND게이트와 INVERTER, 7447디코더를 이용하여 최대한
간단한 회로를 구성한다.
③ PSPICE를 이용해 출력을 예상해 본다.
④ 구현한 회로가 작동이 되지 않는다면 그 이유를 알아보고
문제를 해결하여 본다.
입력 출력에 대한 진리표
진리표 분석을 통한 MINIMIZE (1)
진리표 분석을 통한 MINIMIZE (2)
입력값 E=.. |
|
|
|
|
|
 |
|
| 전기 및 디지털회로 실험
Excess-3 ,Gray to BCD converter
목 차
1. NAND gate, Nor gate, Not gate 만을 사용하여 설계한다.
2. gate의 수를 최소화한다.
3. 10 이상의 숫자에서는 7 Segment 에 E 표시가 나오게 한다.
(4입력이기 때문에 표에 없는 6가지)
4. 두 가지 이상(기본적으로 Excess-3 Code , Gray Code )의
Code 유형을 받아들일 수 있도록 한다.
‘Gray Code’와 ‘Excess-3 Code’.. |
|
|
|
|
|
|
|
 |
|
| 비동기 카운터
본 실험에서는 리플카운터의 기본형에 대하여 실험하고 모듈의 정의를 소개한다.
1. 서 론
비동기 카운터는 플립플롭을 직렬로 연결하여 구성하며 한 플립플롭의 출력은 그다음 플립플롭의 입력에 연결되어 있다. 첫 번째 플립플롭의 클럭 입력에 가해진 신호에 의해 출력의 상태가 바뀌며 이 출력신호는 다음 플립플롭의 클락 입력을 트리거 한다.
이러한 방법으로 입력에 가해진 신호가 .. |
|
|
|
|
|
 |
|
| TTL 게이트 동작
1. 서론
9개의 게이트를 IC칩을 이용하여 구성하고 동작 상태를 표로 작성해 보고 실제 진리표와 비교해 보는 실험을 통해 IC칩을 이용한 디지털 회로 구성을 직접 해보고 동작 상태를 확인해본다.
입력
출력
AX0110
NOT 게이트 진리표
2. 실험
A [V]
0
0.6
0.8
1
1.2
1.4
1.6
235
X [V]
① 아래 표를 완성하라. [NOT 게이트]
② 회로를 구성하고 진리표를 작성하라.
입력
출력
ABX000.. |
|
|
|
|
|
 |
|
| 오픈 콜렉터와 오픈 드레인 회로
디지털 소자를 사용하다 보면 간혹 TTL에서 개방 콜렉터(open collector)나 CMOS에서
개방드레인(open drain)형이라는 말을 듣게 된다. 이는 도대체 무엇인가
이를 이해하기 위해서는 먼저 앞의 [기술 노트 1]에서 설명한 TTL 및 CMOS의 기본 원리나
[기술 노트 2]에서 설명한 토템폴(totem-pole) 방식의 TTL 회로를 알아야 한다.
일반적인 TTL 소자는 출력간의 회로가 .. |
|
|
|
|
|
 |
|
| 디지털 회로설계
1. 제목 : 4-Bit D Flip Flop 설계
2. 개요 :
1) 목적 : 1 bit flip flop을 통해 4 bit flip flop을 VHDL과 logic gate로 설계한다. 이 과정에서 VHDL의 process의 사용법을 익히고, logic gate의 구현과 process로의 구현의 차이점을 비교해 본다.
2) 방법 :
[1-bit flip flop]
(1) 입력이 D, Preset, Clear, Clock이고 출력이 Q, notQ인 1 bit D F/F을 VHDL 언어로 설계한다.
(2) .. |
|
|
|
|
|
 |
|
| [전기회로 검사법] PSpice 사용법
1. PSpice 일반
1-1. PSpice 란
전기, 전자 및 디지털 회로 등을 설계 할 경우에는 회로 특성을 평가할 수 있는 정확한 방법이 필요하다. 이러한 회로를 직접 제작하여 실험할 수도 있지만, 회로 구성 및 특성 해석에 많은 시간과 계측장비 및 경비가 필요하기 때문에 실제로 회로를 제작하기 전에 컴퓨터를 이용하여 계산하고, 측정, 평가하는 과정을 거치는 것이 현재 .. |
|
|
|
|
|
 |
|
| [전자회로실험] Orcad 실험
1. 실험제목
1) Orcad 실험
2. 목적
1) Orcad를 이용하여 회로도를 그리고 시뮬레이션 하는 방법을 익힌다.
2) 시뮬레이션의 종류가 여러 개 있음을 알고, 각 종류마다의 사용법을 익힌다.
3. 이론
1) Spice (Simulation Program eith Integrated Circuit Emphasis)
전기, 전자 및 디지털회로 등을 설계할 경우에는 회로 특성을 평가할 수 있는 정확한 방법이 필수적이다. .. |
|
|
|
|
|
 |
|
| 고급디지털 회로설계 - 111 DETECTOR 설계
1. 설계 내용
VHDL을 이용하여 연속적인 111을 detect하여 111의 개수를 count 한다. 또한, 111이 15번 count되면 동작을 멈추어야 하며, S=1이 입력되었을 경우에는 처음으로 되돌아가는 프로그램을 설계한다.
2. State Diagram
mealy 형태를 이용하여 state diagram을 그렸다.
a, b, c, d, e, f, g, h는 detector을 위한 mealy이고, option의 조건을 만족시키.. |
|
|
|
|
|
 |
|
| 디지털 회로설계
1. 제목 : 1-Bit Full Adder를 통한 4-Bit Full Adder 설계
2. 개요 :
1) 목적 : 1-bit full adder를 통한 4-bit full adder를 설계하여 adder에 대한 이해도를 높인다. N-bit adder로 확장하는 방식을 익혀 계층구조를 이해하고 VHDL의 PORT MAP 사용법을 익힌다.
2) 방법 :
[1-bit adder]
(1) 1 bit adder의 truth table을 구하고 카르노맵을 이용하여 minimization한다.
(2) 최소.. |
|
|
|
|
|
