|
|
|
|
|
 |
대학원에서 AI 연산가속기 성능 향상 프로젝트를 수행할 때, 기존 병렬처리 구조로는 목표연산량을 달성하기 어려웠습니다.
AIFabless 연구에서는 알고리즘과 하드웨어의 연결을 설계할 수 있는 '아키텍처 최적화 능력'이 핵심입니다.
AI 모델의 연산 특성을 분석하고, 이를 반영한 병렬 처리 구조와 메모리 접근 방식을 설계해야 성능과 전력효율을 동시에 달성할 수 있습니다.
AI 연산기 설계에서 성능과 전력효율을 동시에 높이는 방법은 무엇인가요?
|
|
|
 |
저는 대학원에서 AI 모델 경량화와 하드웨어 최적화를 병행한 연구 경험을 바탕으로, 세믹스의 차세대 AI 연산칩 연구개발에 기여하고자 합니다.
대학원에서 AI 연산가속기 성능 향상 프로젝트를 수행할 때, 기존 병렬처리 구조로는 목표연산량을 달성하기 어려웠습니다.
저는 연산스케줄링 방식을 재설계하여 데이터 재사용률을 높였고, 이를 FPGA에서 구현해 성능을 18% 향상시켰습니다.
목표는 기존 대비 전력 소모를 40% 이상 절감하면서, 연산 성능은 90% 이상 유지하는 것이었습니다.
FPGA로 검증한 결과, 전력 45% 절감과 성능 92% 유지라는 성과를 거두었고, 해당 연구는 국제학술대회에서 발표되었습니다.
이 경험은 복합적인 제약 속에서도 목표를 달성하기 위해 설계와 알고리즘을 함께 조율하는 능력을 키우는 계기가 되었습니다.
AIFabless 연구에서는 알고리즘과 하드웨어의 연결을 설계할 수 있는 '아키텍처 최적화 능력'이 핵심입니다.
AI 모델의 연산 특성을 분석하고, 이를 반영한 병렬 처리 구조와 메모리 접근 방식을 설계해야 성능과 전력효율을 동시에 달성할 수 있습니다.
FPGA 검증에서 기존 대비 45% 전력 절감, 성능 92% 유지라는 결과를 얻었고, 이를 실제 칩 설계에도 반영할 수 있도록 문서화했습니다. |
 |
설계, 전력, ai, 성능, 연산, 구조, 믹스, 칩, 연구, 하드웨어, 화, 아키텍처, fpga, 최적화, 목표, 모델, 데이터, 기존, 경험, 동시 |
|
|
|
|
|
|
 |
|
|
|
|
|
|
|
|
|
|
|
| |
|
|
|
2025.08.12
4페이지
