|
전체
(검색결과 약 7,950개 중 4페이지)
| |
|
|
|
 |
|
| DESIGN
REPORT
복잡한 회로 설계
- 4비트 가산기 -
과 목 :
학 과 :
학 번 :
이 름 :
제출일자:
1. 4bit Adder 소개
4비트 가산기는 4비트인 2개의 입력신호를 더하는 역할을 한다. 예를 들어 1011 + 1100 = 10111이다.
기본적인 4비트 병렬 가산기는 4개의 전가산기로 구성된다.
두 개의 입력 신호는 , 로 주어지며, 각 가산기의 캐리 출력은 다음 상위 가산기의 캐리 입력이 된다.
2. 설계 .. |
|
|
|
|
|
 |
|
| 1. 제목 : 고속 동작 덧셈기 설계
2. 목적
VHDL을 이용한 고속 동작 덧셈기의 설계를 통해 덧셈 과정에 있어서 carry의 역할을 이해하고 carry 처리 방법에 따른 여러 가지 덧셈기 구조들을 익히며, VHDL의 코딩 방법을 익히고 시뮬레이션 툴의 사용법을 익힌다.
3. 목표 및 기준 설정
- 설계 목표 : 빠른 carry 처리를 통해 고속 연산을 가능하게 하는 Carry Lookahead Adder와 Carry Select Adder를 설.. |
|
|
|
|
|
 |
|
| 순서논리회로 설계
폰 응답 머신을 제어하는 순서회로를 설계한다.
세 개의 입력 R, A, S와 한 개의 출력 Z를 가진다.
각 폰 울림의 끝에서 한 클럭 사이클 동안 R=1이다.
입력 A는 폰의 응답 여부를 나타낸다. 폰이 응답할 때, A=1이다.
S는 머쉰이 2번 울리거나(S=0) 또는 4번 울린(S=1) 후 폰에 응답해야 하는지를 선택한다.
레코더가 폰에 응답하도록 야기시키기 위해, 회로는 2번 울리거나 또는 4번 .. |
|
|
|
|
|
 |
|
| 철저하게 분석하여 퇴고과정을 거쳐 공들여 쓴 자기소개서 입니다.
지난 몇 년간 합격자들의 자기소개서를 참고하여 몇 번의 수정을 거쳤습니다.또 기업기념과 인재상을 고려하여 이목을 끌만한 단어들로 구성하도록 노력했습니다.
인터넷에 떠도는 진부한 자료와는 격이 다른 예문입니다. 반드시 합격하시길 기원합니다. |
|
|
|
|
|
 |
|
| Design of OP AMP
설계목표
교과서의 9.1회로를 이용하여, 0.25um process공정, VDD=5V에서 총 전압이득이 1000 v/v 이상이 되는 Miller OP amp를 설계한다.
1. 이론
2-stage CMOS operational amplifier
miller op amp 는 2단 증폭기이다. 첫 번째 stage는 diffrential pair 이고 두 번째 stage는 CS 증폭기이다.
첫 번째 stage에서 diffrential pair에 active load로 이루어진다. 이 회로는 보통 20~60.. |
|
|
|
|
|
 |
|
| 제 지원 직무인 회로 설계 분야를 넘어 전반적인 업계 동향과 최신 기술을 주시하고 공부하는 프로의식을 갖춘 엔지니어가 되고 싶습니다.
결국 저는 메모리 반도체 분야가 4차 산업혁명의 핵심 기술들의 혁신을 보조하고, 나아가 스스로의 혁신을 통하여 다른 기술들에 영향을 끼쳐야 한다고 생각합니다.
저는 이러한 4차 산업혁명의 시대에 살아가는 엔지니어로써 혁신기술들과 기존 산업들과의 뗄 수 없.. |
|
 |
기술, 생각, 혁신, 과목, 설계, 이러하다, 직무, 메모리, 공부, 물리, 반도체, 들다, 학년, 회로, 고등학교, 되어다, 분야, 엔지니어, 지원, 구조 |
|
|
|
|
 |
|
| 정보통신_회로설계_신입_자기소개서_샘플
<세부내용>
1.지원동기 및 포부
"언제나 마음에 태양을 품고 살아가자."
생략
2.성장과정
항상 성실하고 올바르게 사시는 아버지와 그분을 항상 신뢰하며 내조하시는 어머니의
영향을 받아 어려서부터
생략
3.생활신조
"Do to others what you have them do to you"
생략
4.장․단점
"첫인상이 중요하다"
저의 장점을 말하자면 항상 웃는 얼굴과.. |
|
|
|
|
|
 |
|
| -할리 갈리 회로설계
목 차
개요 : 게임 방법
# 할리 갈리 게임 방법
① 카드를 똑같이 나눠가집니다.
② 카드가 종을 향햐도록 내려놓는다.
③순서를 정하여 카드를 오픈한다
④ 카드에 적힌 수의 합이 5가 되면 아무나 종을 칩니다.
⑤ 먼저 종을 친 사람이 이기게 된다.
게임인원 : 2명
카드수 제한 없음
한 종류의 카드에는 1, 2, 3, 4가 적혀있음
◎ 한 종류의 카드엔 ‘1’, ‘2’, ‘3’, ‘4’ 가 적혀있다.
‘.. |
|
|
|
|
|
 |
|
| 디지털 회로설계
1. 제목 : VHDL을 통한 Gray Code 설계
2. 개요 :
1) 목적 : Karnaugh map을 이용하여 Gray code를 설계하고 검증하여, Quartus2와 Karnaugh map을 통한 minimization에 대한 이해도를 높인다.
2) 방법 :
[Gray code 식 유도]
(1) 2진수를 입력을 갖고 output이 Gray code가 되게, karnaugh map을 이용하여 minimization한다.
[VHDL code 작성]
(2) QuartusII의 VHDL 언어를 이용하여.. |
|
|
|
|
|
 |
|
| 1. 제목 : 고속 동작 곱셈기 설계
2. 목적
고속 동작 곱셈기의 설계를 통해 곱셈 과정을 이해하고 곱셈기 구현을 위한 여러 가지 기법들을 익히며 설계 흐름을 숙지한다. 또한 VHDL을 사용한 sequential circuit의 description 방법을 익히고 동작 확인 과정을 통해 simulation tool의 사용법을 익힌다.
3. 목표 및 기준 설정
곱셈기를 구현하는 논리는 덧셈기를 구현하는 이론보다 복잡해서, 어떠한 논.. |
|
|
|
|
|
 |
|
| 마이크로콘트롤러 설계 – 3 시스템 관련 회로 스위치 입력 실습 1 |
|
|
|
|
|
 |
|
| 디지털 논리회로 설계 및 실습 - 논리 프로브 구성 결과 보고서
1.실험 목표
□ 7404 인버터를 사용한 간단한 논리 프로브(logic probe) 구성.
□ 구성된 논리 프로브를 사용하여 회로 테스트
□디지털 멀티미터와 오실로스코프를 사용하여 논리 레벨 측정과 유효 입력 논리 레벨비교
2.이론 요약
이번실험에서의 회로는 간단한 논리 프로브이며 회로에서 HIGH와 LOW 논리 레벨의 존재를 검출하는 데 유용하.. |
|
|
|
|
|
 |
|
| 실험목적
1. 지정된 전압, 전류 및 저항조건을 만족하는 병렬회로를 설계한다.
2. 회로를 구성하고 시험하여 설계조건을 만족하는지 확인한다.
이론적 배경
병렬 연결된 저항기들의 총 저항에 관한 수식은 간단한 설계문제에 적용될 수 있다.
예를 들면 색 코드로 표시된 다음과 같은 저항기가 주어졌다. 68- 4개, 82- 5개, 120- 2개, 180- 3개, 330- 2개, 470- 1개, 560- 1개, 680- 1개, 820- 1개. 설계.. |
|
|
|
|
|
 |
|
| 실험명
Regulator 설계
1. 실험 목적
다이오드의 여러 가지 특성을 이용하여 정현파(sine wave)를 7~10V DC전압으로 만들려고 한다. 다음과정에 의해 과제를 수행해 보시오.
2. 실험 방법
(1) Full Wave Rectifier 회로를 이용하여 10V의 정현파를 양(Positive)의 반쪽(Half)의 sine파를 만들어보라. 이때 Full Wave Rectifier는 4개의 다이오드가 이용되는 Bridge 형태의 Rectifier를 이용하시오.
-.. |
|
|
|
|
|
 |
|
| 가변저항기를 이용한 OP-AMP Zener diode를 사용한 Limiter회로
I n d e x
(Ⅰ) Design Spec
Input Common Mode
Ratio(ICMR)
Common Mode Rejection
Ratio(CMRR)
Open-loop gain(Avo)
Phase Margin(PM)
Unity-gain freq(UGF)
Slew rate
Power Supply Rejection
Ratio(PSRR)
최초 Design spec
설계 내용 및 사양
- 1. 사용하는 op-amp는 UA741를 Pspice로 구현.
- 2. 가변저항기를 이용하여 증.. |
|
|
|
|
|
