|
전체
(검색결과 약 23,607개 중 14페이지)
| |
|
|
|
 |
|
| 디지털 회로설계
1. 제목 : Moore / Mealy Type Finite State Machine
2. 개요 :
Moore Type과 Mealy type의 state diagram을 보고 각각의 state table과 D F/F을 이용한 회로도를 작성한 후 두 가지 모두에 대하여 각각 VHDL code를 작성하여 시뮬레이션을 수행하여 미리 예상한 결과와 비교하여 본다. 이를 통해 Moore type과 meanly type의 이해도를 높이고 그 동작을 비교하여 파악한다. D F/F의 응.. |
|
|
|
|
|
 |
|
| 고급디지털 회로설계 - 111 DETECTOR 설계
1. 설계 내용
VHDL을 이용하여 연속적인 111을 detect하여 111의 개수를 count 한다. 또한, 111이 15번 count되면 동작을 멈추어야 하며, S=1이 입력되었을 경우에는 처음으로 되돌아가는 프로그램을 설계한다.
2. State Diagram
mealy 형태를 이용하여 state diagram을 그렸다.
a, b, c, d, e, f, g, h는 detector을 위한 mealy이고, option의 조건을 만족시키.. |
|
|
|
|
|
 |
|
| 디지털 회로설계
1. 제목 : 1-Bit Full Adder를 통한 4-Bit Full Adder 설계
2. 개요 :
1) 목적 : 1-bit full adder를 통한 4-bit full adder를 설계하여 adder에 대한 이해도를 높인다. N-bit adder로 확장하는 방식을 익혀 계층구조를 이해하고 VHDL의 PORT MAP 사용법을 익힌다.
2) 방법 :
[1-bit adder]
(1) 1 bit adder의 truth table을 구하고 카르노맵을 이용하여 minimization한다.
(2) 최소.. |
|
|
|
|
|
 |
|
| 기초공학설계 중간결과 보고서
(2008학년도)
과제명 : 장시간 비행가능한 바람개비의 설계
제출일자 : 2008년 5월 27일
화요일(1∼4교시) 301분반
성적평가
평점
ABCD
우수
(100-90)
양호
(90-80)
보통
(80-70)
불량
(70-60)
담당교수 :
차 례
Ⅰ. 서 론
1.1 연구목적
1.2 연구내용
Ⅱ. 바람개비 회전에 영향을 주는 요인
2.1 바람개비 날갯수
2.2 날개의 피치각
2.3 날개의 모양 및 크기
2.4 날.. |
|
|
|
|
|
 |
|
| DESIGN
REPORT
복잡한 회로 설계
- 4비트 가산기 -
과 목 :
학 과 :
학 번 :
이 름 :
제출일자:
1. 4bit Adder 소개
4비트 가산기는 4비트인 2개의 입력신호를 더하는 역할을 한다. 예를 들어 1011 + 1100 = 10111이다.
기본적인 4비트 병렬 가산기는 4개의 전가산기로 구성된다.
두 개의 입력 신호는 , 로 주어지며, 각 가산기의 캐리 출력은 다음 상위 가산기의 캐리 입력이 된다.
2. 설계 .. |
|
|
|
|
|
 |
|
| 탑 높이 쌓기 기초설계 설계 보고서에 대해 기술한 리포트 참고자료입니다.
기초설계 설계 보고서 <탑 높이 쌓기> ◆ 목차 Ⅰ.설계실습 목표 Ⅱ.해결방안 모색 Ⅲ.설계방법 확정 Ⅳ.설계 실습 Ⅴ.결과 및 정리 Ⅰ.설계실습목표
설계 정의-스파게티면 만을 이용하여 최대한 높은 탑을 쌓아라.
실습 목표-설계에 대한 실험 및 분석 능력 학습
스파게티 면과 기본재료들만을 사용하여 여러 가지 건설.. |
|
|
|
|
|
 |
|
| 기초공학설계 중간결과 보고서
(2008학년도)
과제명 : 장시간 비행가능한 바람개비의 설계
제출일자 : 2008년 4월 15일
화요일(1∼4교시) 301분반
성적평가
평점
ABCD
우수
(100-90)
양호
(90-80)
보통
(80-70)
불량
(70-60)
담당교수 :
차 례
Ⅰ. 서 론
1.1 연구목적
1.2 연구내용
Ⅱ. 바람개비 회전에 영향을 주는 요인
2.1 바람개비 날갯수
2.2 날개의 피치각
2.3 날개의 모양 및 크기
Ⅲ. 실험.. |
|
|
|
|
|
 |
|
| 다중기초선설계에 대한 레포트 자료.
...(이하 내용 생략) |
|
|
|
|
|
 |
|
| 1. 제목 : 고속 동작 덧셈기 설계
2. 목적
VHDL을 이용한 고속 동작 덧셈기의 설계를 통해 덧셈 과정에 있어서 carry의 역할을 이해하고 carry 처리 방법에 따른 여러 가지 덧셈기 구조들을 익히며, VHDL의 코딩 방법을 익히고 시뮬레이션 툴의 사용법을 익힌다.
3. 목표 및 기준 설정
- 설계 목표 : 빠른 carry 처리를 통해 고속 연산을 가능하게 하는 Carry Lookahead Adder와 Carry Select Adder를 설.. |
|
|
|
|
|
 |
|
| 순서논리회로 설계
폰 응답 머신을 제어하는 순서회로를 설계한다.
세 개의 입력 R, A, S와 한 개의 출력 Z를 가진다.
각 폰 울림의 끝에서 한 클럭 사이클 동안 R=1이다.
입력 A는 폰의 응답 여부를 나타낸다. 폰이 응답할 때, A=1이다.
S는 머쉰이 2번 울리거나(S=0) 또는 4번 울린(S=1) 후 폰에 응답해야 하는지를 선택한다.
레코더가 폰에 응답하도록 야기시키기 위해, 회로는 2번 울리거나 또는 4번 .. |
|
|
|
|
|
 |
|
| 철저하게 분석하여 퇴고과정을 거쳐 공들여 쓴 자기소개서 입니다.
지난 몇 년간 합격자들의 자기소개서를 참고하여 몇 번의 수정을 거쳤습니다.또 기업기념과 인재상을 고려하여 이목을 끌만한 단어들로 구성하도록 노력했습니다.
인터넷에 떠도는 진부한 자료와는 격이 다른 예문입니다. 반드시 합격하시길 기원합니다. |
|
|
|
|
|
 |
|
| Design of OP AMP
설계목표
교과서의 9.1회로를 이용하여, 0.25um process공정, VDD=5V에서 총 전압이득이 1000 v/v 이상이 되는 Miller OP amp를 설계한다.
1. 이론
2-stage CMOS operational amplifier
miller op amp 는 2단 증폭기이다. 첫 번째 stage는 diffrential pair 이고 두 번째 stage는 CS 증폭기이다.
첫 번째 stage에서 diffrential pair에 active load로 이루어진다. 이 회로는 보통 20~60.. |
|
|
|
|
|
 |
|
| 제 지원 직무인 회로 설계 분야를 넘어 전반적인 업계 동향과 최신 기술을 주시하고 공부하는 프로의식을 갖춘 엔지니어가 되고 싶습니다.
결국 저는 메모리 반도체 분야가 4차 산업혁명의 핵심 기술들의 혁신을 보조하고, 나아가 스스로의 혁신을 통하여 다른 기술들에 영향을 끼쳐야 한다고 생각합니다.
저는 이러한 4차 산업혁명의 시대에 살아가는 엔지니어로써 혁신기술들과 기존 산업들과의 뗄 수 없.. |
|
 |
기술, 생각, 혁신, 과목, 설계, 이러하다, 직무, 메모리, 공부, 물리, 반도체, 들다, 학년, 회로, 고등학교, 되어다, 분야, 엔지니어, 지원, 구조 |
|
|
|
|
 |
|
| 플라스틱 제품 이론 입니다
간략하게 인터넷 돌아 다니는거 모았습니다
기초를 배우는 제품 설개자들 한테 필요 한것 같습니다
감사 합니다 |
|
|
|
|
|
 |
|
| 전기의 기초
자기력의 기초
솔 밸브의 원리 및 설계 방법
솔밸브의 개발간 질문 및 답변 수록 |
|
|
|
|
|
