|
전체
(검색결과 약 10,332개 중 11페이지)
| |
|
|
|
 |
|
| 디지털 회로설계
1. 제목 : 4-Bit D Flip Flop 설계
2. 개요 :
1) 목적 : 1 bit flip flop을 통해 4 bit flip flop을 VHDL과 logic gate로 설계한다. 이 과정에서 VHDL의 process의 사용법을 익히고, logic gate의 구현과 process로의 구현의 차이점을 비교해 본다.
2) 방법 :
[1-bit flip flop]
(1) 입력이 D, Preset, Clear, Clock이고 출력이 Q, notQ인 1 bit D F/F을 VHDL 언어로 설계한다.
(2) .. |
|
|
|
|
|
 |
|
| 디지털 논리설계
Stop Watch
목 차
개 요
설계내용
결과
시연
개 요
강의시간에 배운 이론을 바탕으로
실제 상품화 될 수 있는 하드웨어를
Altera Max+plus II 프로그램을
사용하여 설계한 팀 프로젝트
결과입니다.
상세회로 구성 블록도
설 계 내 용
입 력
- CLK : 클럭입력 (100Hz)
- CLEAR : 클리어입력, 0이 되면
모든 출력이 0으로 리셋
- START_STOP : 시간증가 / 정지모드 입력
0일때 정지.. |
|
|
|
|
|
 |
|
| DESIGN
REPORT
복잡한 회로 설계
- 4비트 가산기 -
과 목 :
학 과 :
학 번 :
이 름 :
제출일자:
1. 4bit Adder 소개
4비트 가산기는 4비트인 2개의 입력신호를 더하는 역할을 한다. 예를 들어 1011 + 1100 = 10111이다.
기본적인 4비트 병렬 가산기는 4개의 전가산기로 구성된다.
두 개의 입력 신호는 , 로 주어지며, 각 가산기의 캐리 출력은 다음 상위 가산기의 캐리 입력이 된다.
2. 설계 .. |
|
|
|
|
|
 |
|
| Title
1. 실험제목 : Operational Amplifier Basic
2. 실험목적
o 연산증폭기 (Operational Amplifier) 동작원리를 이해하고 그 특성을 측정한다.
Results Simulation
[실험 1] OP-AMPLIFIER 기본 특성 실험
A. 입력 offset 실험
[OP AMP 실험회로 1]
1) 위의 그림 1 의 실험회로를 구성하고 OP-AMP 의 Vcc 값을 10V, VEE 값을 -10V 인가하였다. 이 경우 출력전압 Vo 를 측정하고, 이 값으로부터 입.. |
|
|
|
|
|
 |
|
| 원천징수이행상황신고서접수대장입니다.
출력일자:
원천징수이행상황신고서 접수대장
페이지:
(서코드)관서명: ()
(입력일자: .. 부터 .. 까지)
부서명:
일 련번 호
일자
신고자
인수자
담당자
비고
귀속연월
제출연월
접수일자
등록번호
사업장
상호
대표자
성명
서 명 |
|
|
|
|
|
 |
|
| 마이크로프로세서설계크레인 제작
목 차
1. 기 능
2. 칩 연결
2.1 블록도
2.2 회로도
2.3 작동 여부 확인
3. 추가된 칩 및 부품
3.1 작동 여부 확인
4. 프로그램 작성
5. 고 찰
1. 기 능
스위치로 입력을 받는다.(PORTC)
스텝모터 출력(PORTA)
7-SEGMENT 출력(PORTB)
1번스위치를 누르면 크레인이 올라감
2번스위치를 누르면 크레인이 내려감
3번스위치를 누르면 크레인이 정지
7-SEGMENT를 이용하여 .. |
|
|
|
|
|
 |
|
| 신호모델 및 해석
1. 실험의 목적
시스템과 입출력 신호와의 이론적 관계를 이해한다.
RC, RL, RLC 와 같은 회로시스템 해석을 위한 다양한 입력 신호의 수학적 행태를
이해하고 Function Generator 사용법을 익혀서 이를 확인한다.
2. 실험 준비물
▶ 멀티미터 1대
▶ 오실로스코르 1대
▶ 함수 발생기(Function Generator) 1대
3. 기초 이론
시스템은 독립변수와 종속변수의 연속, 양자성에 따라 .. |
|
|
|
|
|
 |
|
| 중첩의 정리와 가역정리
1. 실험의 목적
중첩의 원리와 가역 정리를 이해하고 이를 실험적으로 확인한다.
2. 실험 준비물
▶ 멀티 미터 (전류측정)
▶ 직류 전원 장치 (DC Power Supply)
▶ 저항
3. 기초 이론
1] 중첩의 정리
다수의 전원을 포함하는 선형 회로망에서 회로내의 임의의 점의 전류 또는 두 점간의 전압은 개개의 전원이 개별적으로 적용될 때 흐르는 전류 또는 두 점간의 전압을 합한.. |
|
|
|
|
|
 |
|
| 자판기 회로 설계 및 제작
목 차
1. 실험 설계 목적
2. 실험 설계 주제
3. 제품 사양
4. 설계 일정 및 변경 과정
A. 1차
B. 2차
C. 3차
5. 상태도 도출
6. 입력 변수와 상태 변수, 출력 변수 설정
7. 진리표 도출
8. 카르노 맵 간소화 과정
9. 전체 회로도
10. 구성원 역할
11. 동작 매뉴얼
12. 자체 평가 및 반성할 점
1. 실험 설계 목적
논리회로 내용 및 실습 내용을 기반으로 생활 속에서 활용될 수 .. |
|
|
|
|
|
 |
|
| Ⅰ워드프로세서의 개요
1. 정의 : 문서작성에 관련된 작업 즉 입력-저장-수정- 편집-출력을 할 수 있는 프로그램이나 기기를 가리킨다
2. 워드프로세서의 이점
․문서 작성시 소요되는 시간과 노력 절감
․동일한 형태의 문서를 여러 번 작성 가능
․문서의 보존 및 검색어 용이
․문서 내용의 비밀이나 보안 유지를 할 수
있어 업무의 기밀 유지가 가능
3. 워드프로세서의 작업 형태의 종류
작업 형태
기.. |
|
|
|
|
|
 |
|
| [iomanip 조사]
과 목 명 :
담당교수 :
제 출 일 :
소 속 :
학 번 :
성 명 :
iomanip
iomanip 이란 헤더파일로 스트림 조작기를 사용하여 출력되는 자료의 형태를 조작할 수 있도록 만들어진 것이다. 입력하거나 출력하는 데이터를 스트림(stream)이라고 하고 이런 조작기들을 스트림 조작기(stream manipulators)라고 한다.
[목차]
1. 조작기에 대한 정의
2. resetiosflags()와 setiosflags().. |
|
|
|
|
|
 |
|
| AND, OR, NOT 게이트를
통한 논리회로 설계
Ⅰ. 목 표
AND, OR, NOT 게이트의 기호와 동작특성을 이해고, 실험을 통해 AND, OR, NOT 게이트의 진리표(Truth Table)를 이해하며, 논리소자들의 작동법을 익힌다. 그리고 슬라이드 스위치 2개로 배운 이론으로 7-segment를 0 부터 3 까지 켤 수 있다.
Ⅱ. 실험장비 및 부품
- 7-segment (cathode type)
- 저항(330Ω) : 9개
- IC MC74HC08A(AND 게이트)
- IC.. |
|
|
|
|
|
 |
|
| 1.서론
실제에 있어서 충격응답의 제약은 입력이 진정한 의미에 있어서의 충격함수인가 하는 문제이다. 이 문제는 혼합조의 실험에서 이해가 될 수 있다. 그리고 실험에서 얻은 충격응답은 혼합정도를 측정하는 수단이 될 수 있고, 또한 혼합공정에서의 impeller 의 회전속도와 blade크기 그리고 baffling등을 결정하는 기초 자료가 된다.
본 실험에서는 유입속도, 탱크용량, 초기농도에 따른 응답특성의 .. |
|
|
|
|
|
 |
|
| RC 저역통과 및 고역통과 필터
1. 목 적
RC 저역통과 및 고역통과 필터의 주파수 특성을 이해시킨다.
2. 관련이론
어느 주파수 범위에서 어게 회로가 동작 특성을 나타내는가를 결정하기 위해서는 희망하는 주파수 대역에 대한 dB 또는 전압 레벨의 그래프를 작성하는 것이 좋다. 그림 11-1(a)는 일반적인 저역통과 필터의 특성을 나타내었으며 그림 11-1(b)는 고역통과 필터의 특성이다.
이와 같은 .. |
|
|
|
|
|
 |
|
| 1.다이오드
1)원리
다이오드는 순방향 바이어스에 의해서 작동하며, 이 경우 작은 전압의 변화에도 전류는 큰 변화를 보인다. 역방향 바이어스인 경우는 소수 캐리어에 의해 매우 작은 누설전류(역방향 전류)만 흐르게 되는데 역방향 바이어스가 어느 이상이 되면 갑자기 큰 역방향 전류가 흐르게 되고 다이오드는 파손된다. 이런 현상을 항복(breakdown)이라 하는데 다이오드를 손상시키지 않으면서 의도적.. |
|
|
|
|
|
