|
|
|
전체
(검색결과 약 1,825개 중 29페이지)
| |
|
|
|
 |
|
| Hwang s Law
1. 황의 법칙
‘황의 법칙’이란 반도체 메모리의 용량이 1년마다 2배씩 증가한다는 이론으로 삼성전자의 황창규 사장이 메모리 신성장론 을 발표하여 그의 성을 따서 황의 법칙 이라고 한다. 1960년대에 반도체 시대가 시작되면서 인텔의 공동설립자인 고든 무어(Gordon Moore)는 마이크로칩에 저장할 수 있는 데이터 용량 (직접회로에 들어가는 최소 component인 Transistor) 이 18개월마다 .. |
|
|
|
|
|
 |
|
| 1세기 대학 패러다임의 변화
* 21세기 대학 패러다임의 변화
21세기는 지식정보화형 대학 패러다임이 요구되는 시대이다. 그리고 21세기는 세계화, 정보화, 지식 집적화로 특징지어지는 지식정보사회이다. 따라서 모든 삶의 형태와 활동이 지식이라는 요소에 의해 크게 영향을 받는다.
"경제도 지식기반경제의 특성을 띠게 되고, 인력도 지식형 인력(knowledge oriented manpower)을 필요로 하게 되며 .. |
|
|
|
|
|
 |
 |
기업분석,삼성전자,삼성마케팅,마케팅,브랜드,브랜드마케팅,기업,서비스마케팅,글로벌,경영,시장,사례,swot,stp,4p ( 21Pages ) |
|
| 삼성 반도체 산업
www.SAMSUNG.co.kr
1.반도체산업
2.메모리반도체
에서의 삼성전자
3.비 메모리반도체
에서의 삼성전자
4.삼성반도체가
나아갈 방향
메모리 형
반도체
비 메모리 형
반도체
D램
플래시메모리
핸드폰
Baseband chip
디지털 카메라 CIS
정보를 저장하고 기억함
논리적인 정보처리 기능 담당
시장의 수급상황에 따라 가격등락이
매우 심한 경기순환주기
동일한 집적도 제품은 세대간 .. |
|
|
|
|
|
 |
|
| 논리회로 실습 보고서 - 가산기와 감산기
7486 IC와 7408 IC 핀 배치도를 참조하여 아래 회로를 구성한다. 7486과 7408의 7번 핀은 접지하며, 14번 핀은 +5V의 전압을 인가한다. 입력의 상태를 표와 같이 변화시키면서 출력 상태를 기록한다.
BASC00011010101101
▌검토▐ 실험 결과를 토대로 이 회로가 반 가산기로 동작함을 확인하여라.
입 력
출 력
XYSC00011010101101
S = X Y + XY = X⊕Y, C = XY.. |
|
|
|
|
|
 |
|
| 본 컨텐츠는 시장조사, 수요예측 전문업체인 ㈜밸류애드에서 모스집적회로에 대한 시장동향 정보입니다.
작성일자를 반드시 확인하시고, 최근에 작성된 정보를 구매하시기 바랍니다.
본 컨텐츠에서는 세세분류 : 모스집적회로에 대한 간략 개요, 산업동향(2000년부터 2006년4분기까지) 등이 기술되어 있습니다.
통계 중심으로 작성되어 있으며, <밸류애드 산업동향(2005년도) [견본]>이 무료로 제.. |
|
|
|
|
|
 |
|
| 디지털 회로설계
1. 제목 : Moore / Mealy Type Finite State Machine
2. 개요 :
Moore Type과 Mealy type의 state diagram을 보고 각각의 state table과 D F/F을 이용한 회로도를 작성한 후 두 가지 모두에 대하여 각각 VHDL code를 작성하여 시뮬레이션을 수행하여 미리 예상한 결과와 비교하여 본다. 이를 통해 Moore type과 meanly type의 이해도를 높이고 그 동작을 비교하여 파악한다. D F/F의 응.. |
|
|
|
|
|
 |
|
| 신경회로망연구원 자기소개서 자소서 입니다.
신경회로망연구원 자기소개서
목차
I. 신경회로망연구원 자기소개서1
1. 성장과정
2. 성격의 장단점
3. 생활신조
4. 지원동기 및 포부
II. 신경회로망연구원 자기소개서2
1. 자기소개(생활신조, 취미/특기, 성장과정, 가정환경 등)
2. 성격의 장단점
3. 성공 및 실패경험
4. 지원동기 및 입사 후 포부
III. 신경회로망연구원 자기소개서3
1. 자기소개.. |
|
|
|
|
|
 |
|
| 공학기초물리실험 - RLC 직류회로
1. 실험목적
축전기(Capacitor) 및 인덕터(Inductor)에 직류 전압이 가해질 때 충, 방전되는 전압 및 인덕턴스 작용을 그래프로 관찰하고, 전기용량 C 와 인덕턴스 L 값이 실험값과 일치하는가를 확인한다.
2. 원 리
(1) RC 회로 (콘덴서의 충방전)
직류전압 V0가 전하가 축적되어 있지 않은 축전기 콘덴서에 인가되면, 키르히호프(Kirchhoff)의 폐회로 법칙에 의해
V0.. |
|
|
|
|
|
 |
|
| 전 자 회 로 실 험
다이오드 정류회로
이 실험의 목적은 세 가지 다른 형태의 다이오드 정류회로, 즉 반파정류기, 중간탭 변압기를 사용한 전파정류기, 브리지형 전파정류기의 특성을 관찰하는 것이다.
목적 및 배경
회로의 전력 공급을 위해 교류 전원으로부터 직류 전원을 얻는 방법이 널리 사용되고 있으며 이를 정류기라 한다.
이 론
p-n 접합의 명백한 성질은 그의 단일방향성(unilateral)이다. .. |
|
|
|
|
|
 |
|
| 1.실험제목
- RLC회로
2.실험목표
1) 오실로스코프와 함수발생기의 사용법을 실험을 통해 익힌다.
2) 교류회로에서 저항, 콘덴서, 코일에서의 저항성분인 임피던스(impedence)를 측정하여
각 개념을 익힌다
3) 교류의 구분 특성 중 하나인 위상을 측정하여, 임피던스에 따른 위상의 변화를 이해할 수 있다
3.실험재료
- 디지털 멀티미터, 전원공급기, 오실로스코프, 함수발생기, 100Ω, 200Ω저항
4.7 ㎌.. |
|
|
|
|
|
 |
|
| 기초부터 응용까지 Verilog HDL
- 다음은 4비트 덧셈 뺄셈기의 논리 회로 이다.
1. 위의 논리 회로를 Gate level modeling 방법을 사용하여 Verilog 코드를 코딩하시오.
Gate level modeling
module Add_Subtraction
input m;
input [3:0] a,b;
output [3:0] s;
output c,v;
wire [4:1] cn ;
wire [3:0] n ;
xor U1(n[0],m,b[0]);
xor U2(n[1],m,b[1]);
xor U3(n[2],m,b[2]);
xor U4(n[3],m,b[3]);
FA U.. |
|
|
|
|
|
 |
|
| 실험목적
1. 회로내 임의의 접합점에서의 유입전류의 합과 유출전류 사이의 관계를 구한다.
2. (1)에서 얻어진 관계를 실험적으로 입증한다.
이론적 배경
병렬저항을 포함하는 회로의 총 전류 IT는 각 병렬가지에 흐르는 전류의 합과 같다는 것을 확인하였다. 키르히호프 전류법칙은 다음과 같이 정의된다. “회로 내 임의의 접합점에 유입되는 전류는 그 접합점에서의 유출전류와 같다.” 그리고 병렬 회.. |
|
|
|
|
|
 |
|
| 설계 목표
① 숫자표시기를 이용하여 5입력을 3으로 나눈 몫과 나머지를
표현한다.
② NAND게이트와 INVERTER, 7447디코더를 이용하여 최대한
간단한 회로를 구성한다.
③ PSPICE를 이용해 출력을 예상해 본다.
④ 구현한 회로가 작동이 되지 않는다면 그 이유를 알아보고
문제를 해결하여 본다.
입력 출력에 대한 진리표
진리표 분석을 통한 MINIMIZE (1)
진리표 분석을 통한 MINIMIZE (2)
입력값 E=.. |
|
|
|
|
|
 |
|
| 첨부 자료는 가정용 ANALOG BOOMBOX형태의 제품을 직접 생산할 수있는
회로도 및 PCB와 SOFTWARE이다.
이 DATA는 실제 BUSINESS현장에서 사용된 생생한 DATA 이므로
이러한 제품을 생산판매하고자하는 기업체에서는 개발 COST를 절약할수 있는
좋은 기회가 될것입니다.
첨부 자료는 가정용 ANALOG BOOMBOX형태의 제품을 직접 생산할 수있는
회로도 및 PCB와 SOFTWARE이다.
이 DATA는 실제 BUSINES.. |
|
|
|
|
|
 |
|
| 순서논리회로 설계
폰 응답 머신을 제어하는 순서회로를 설계한다.
세 개의 입력 R, A, S와 한 개의 출력 Z를 가진다.
각 폰 울림의 끝에서 한 클럭 사이클 동안 R=1이다.
입력 A는 폰의 응답 여부를 나타낸다. 폰이 응답할 때, A=1이다.
S는 머쉰이 2번 울리거나(S=0) 또는 4번 울린(S=1) 후 폰에 응답해야 하는지를 선택한다.
레코더가 폰에 응답하도록 야기시키기 위해, 회로는 2번 울리거나 또는 4번 .. |
|
|
|
|
|
|
|
