전체 (검색결과 약 4,752개 중 21페이지)

 산업재해 보상보험 (제3자행위에의한 재해발생) 신고서 ( 3Pages )
산업재해 보상보험 (제3자행위에의한 재해발생)신고서 작성 서식입니다. 위와 같이 신고합니다. < 세부 내역 > 1. 신고인(사업주) 2. 신고인(재해근로자) 3. 제 3자 가해자 4. 재해사실 5. 피해상황 등 포함
서식 > 행정민원서식 |
산업 재해, 제 3자, 제 삼자, 보상, 보험
 산업재해 보상보험 ( 3Pages )
산업재해 보상보험 작성서식입니다. 위에 기재한 사실이 틀림없음을 확인합니다. 위와 같이 신청합니다. < 세부 내역 > 1. 신청인(근로자) 2. 직종 3. 노동통계자료 4. 평균임금 5. 통계자료 적용시기의 사업장 개요 6. 신청사유 등 포함
서식 > 행정민원서식 |
산업, 재해, 보상, 보험, 산업 재해
 사회보험(국민연금, 국민건강보험, 산업재해보상보험, 고용보험, 노인장기요양보험) ( 7Pages )
사회보험(국민연금, 국민건강보험, 산업재해보상보험, 고용보험, 노인장기요양보험)에 대한 레포트 자료. 사회보험 사회보험(국민연금, 국민건강보험, 산업재해보상보험, 고용보험, 노인장기요양보험) 목차 사회보험 I. 국민연금 II. 국민건강보험 III. 산업재해보상보험 IV. 고용보험 V. 노인장기요양보험 * 참고문헌 ...(이하 내용 생략)
리포트 > 사회과학 |
개념, 정의, 특징, 과제
 직무발명과 관련된 정당한 보상의 산정 기준 확립의 필요성 ( 3Pages )
직무발명과 관련된 정당한 보상의 산정기준 확립의 필요성 1. 들어가며 직무발명규정의 운용은 종업원의 유인책 향상과 사용자도 발명투자를 적극화하며 이익을 확보하고, 또한 일정정도로 예측할 수 있는‘정당한 보상’의 적정한 산정기준을 확립할 필요가 있다. 특허법의 정당한 보상기준에 대하여 필요한 사항을 대통령령(시행령)으로 정한다는 문제가 있다. 즉, 종업원 등의 발명에 대한 정당한 보상..
리포트 > 경영/경제 |
 손실보상청구서 ( 2Pages )
〔별지 제36호서식〕 (앞쪽) 손실보상청구서 처리기간 10일 청구인 ①성명 ②주민등록번호 ③주소 (전화 :) ④손실발생 연월일 ⑤손실발생장소 ⑥손실의내용 ⑦보상요구액 「야생동식물보호법」 제31조제2항, 동법 시행령 제19조제1항 및 동법 시행규칙 제40조의 규정에 의하여 위 손실보상을 청구합니다. 년월일 청구인 (서명 또는 인) 시도지사 귀하 구비서류 : 손실을 증명할 수 있는 서류 1부 수수..
서식 > 행정민원서식 |
 손실보상청구서 ( 2Pages )
〔별지 제36호서식〕 (앞쪽) 손실보상청구서 처리기간 10일 청구인 ①성명 ②주민등록번호 ③주소 (전화 :) ④손실발생 연월일 ⑤손실발생장소 ⑥손실의내용 ⑦보상요구액 「야생동식물보호법」 제31조제2항, 동법 시행령 제19조제1항 및 동법 시행규칙 제40조의 규정에 의하여 위 손실보상을 청구합니다. 년월일 청구인 (서명 또는 인) 시도지사 귀하 구비서류 : 손실을 증명할 수 있는 서류 1부 수수..
서식 > 행정민원서식 |
 디지털논리회로 실습 보고서 - 가산기와 감산기 ( 7Pages )
논리회로 실습 보고서 - 가산기와 감산기 7486 IC와 7408 IC 핀 배치도를 참조하여 아래 회로를 구성한다. 7486과 7408의 7번 핀은 접지하며, 14번 핀은 +5V의 전압을 인가한다. 입력의 상태를 표와 같이 변화시키면서 출력 상태를 기록한다. BASC00011010101101 ▌검토▐ 실험 결과를 토대로 이 회로가 반 가산기로 동작함을 확인하여라. 입 력 출 력 XYSC00011010101101 S = X Y + XY = X⊕Y, C = XY..
리포트 > 공학/기술 |
 06년 국내 모스집적회로의 시장동향(2000년부터 2006년4분기까지) [PDF] ( 16Pages )
본 컨텐츠는 시장조사, 수요예측 전문업체인 ㈜밸류애드에서 모스집적회로에 대한 시장동향 정보입니다. 작성일자를 반드시 확인하시고, 최근에 작성된 정보를 구매하시기 바랍니다. 본 컨텐츠에서는 세세분류 : 모스집적회로에 대한 간략 개요, 산업동향(2000년부터 2006년4분기까지) 등이 기술되어 있습니다. 통계 중심으로 작성되어 있으며, <밸류애드 산업동향(2005년도) [견본]>이 무료로 제..
비지니스 > 경제동향 |
 [디지털 회로설계] Moore , Mealy Type Finite State Machine ( 9Pages )
디지털 회로설계 1. 제목 : Moore / Mealy Type Finite State Machine 2. 개요 : Moore Type과 Mealy type의 state diagram을 보고 각각의 state table과 D F/F을 이용한 회로도를 작성한 후 두 가지 모두에 대하여 각각 VHDL code를 작성하여 시뮬레이션을 수행하여 미리 예상한 결과와 비교하여 본다. 이를 통해 Moore type과 meanly type의 이해도를 높이고 그 동작을 비교하여 파악한다. D F/F의 응..
리포트 > 공학/기술 |
 신경회로망연구원 자기소개서 자소서 ( 12Pages )
신경회로망연구원 자기소개서 자소서 입니다. 신경회로망연구원 자기소개서 목차 I. 신경회로망연구원 자기소개서1 1. 성장과정 2. 성격의 장단점 3. 생활신조 4. 지원동기 및 포부 II. 신경회로망연구원 자기소개서2 1. 자기소개(생활신조, 취미/특기, 성장과정, 가정환경 등) 2. 성격의 장단점 3. 성공 및 실패경험 4. 지원동기 및 입사 후 포부 III. 신경회로망연구원 자기소개서3 1. 자기소개..
서식 > 자기소개서 |
신경회로망연구원, 자기소개서, 자소서
 공학기초물리실험 - RLC 직류회로 ( 6Pages )
공학기초물리실험 - RLC 직류회로 1. 실험목적 축전기(Capacitor) 및 인덕터(Inductor)에 직류 전압이 가해질 때 충, 방전되는 전압 및 인덕턴스 작용을 그래프로 관찰하고, 전기용량 C 와 인덕턴스 L 값이 실험값과 일치하는가를 확인한다. 2. 원 리   (1) RC 회로 (콘덴서의 충방전) 직류전압 V0가 전하가 축적되어 있지 않은 축전기 콘덴서에 인가되면, 키르히호프(Kirchhoff)의 폐회로 법칙에 의해 V0..
리포트 > 자연과학 |
 전자회로실험 - 다이오드 정류회로 ( 20Pages )
전 자 회 로 실 험 다이오드 정류회로 이 실험의 목적은 세 가지 다른 형태의 다이오드 정류회로, 즉 반파정류기, 중간탭 변압기를 사용한 전파정류기, 브리지형 전파정류기의 특성을 관찰하는 것이다. 목적 및 배경 회로의 전력 공급을 위해 교류 전원으로부터 직류 전원을 얻는 방법이 널리 사용되고 있으며 이를 정류기라 한다. 이 론 p-n 접합의 명백한 성질은 그의 단일방향성(unilateral)이다. ..
리포트 > 자연과학 |
 기초전자공학 실험 - RLC회로 ( 2Pages )
1.실험제목 - RLC회로 2.실험목표 1) 오실로스코프와 함수발생기의 사용법을 실험을 통해 익힌다. 2) 교류회로에서 저항, 콘덴서, 코일에서의 저항성분인 임피던스(impedence)를 측정하여 각 개념을 익힌다 3) 교류의 구분 특성 중 하나인 위상을 측정하여, 임피던스에 따른 위상의 변화를 이해할 수 있다 3.실험재료 - 디지털 멀티미터, 전원공급기, 오실로스코프, 함수발생기, 100Ω, 200Ω저항 4.7 ㎌..
리포트 > 공학/기술 |
 [디지털논리회로] 4비트 덧셈뺄셈기 회로 구현 ( 4Pages )
기초부터 응용까지 Verilog HDL - 다음은 4비트 덧셈 뺄셈기의 논리 회로 이다. 1. 위의 논리 회로를 Gate level modeling 방법을 사용하여 Verilog 코드를 코딩하시오. Gate level modeling module Add_Subtraction input m; input [3:0] a,b; output [3:0] s; output c,v; wire [4:1] cn ; wire [3:0] n ; xor U1(n[0],m,b[0]); xor U2(n[1],m,b[1]); xor U3(n[2],m,b[2]); xor U4(n[3],m,b[3]); FA U..
리포트 > 공학/기술 |
 기초전기회로실험 - 회로내 임의의 접합점에서의 유입전류의 합과 유출전류 사이의 관계 ( 3Pages )
실험목적 1. 회로내 임의의 접합점에서의 유입전류의 합과 유출전류 사이의 관계를 구한다. 2. (1)에서 얻어진 관계를 실험적으로 입증한다. 이론적 배경 병렬저항을 포함하는 회로의 총 전류 IT는 각 병렬가지에 흐르는 전류의 합과 같다는 것을 확인하였다. 키르히호프 전류법칙은 다음과 같이 정의된다. “회로 내 임의의 접합점에 유입되는 전류는 그 접합점에서의 유출전류와 같다.” 그리고 병렬 회..
리포트 > 자연과학 |
21 22 23 24 25 26 27 28 29 30