|
|
|
|
 |
|
| REPORT
디지털 공학
-4비트 제곱기 설계
4BIT 제곱기 설계
(1) 블록도
4 A Y1
B ․ 8
입 C ․ 출
력 D ․ 력
bit ․ bit
Y7
(2) 진리표
입력
출력
ABCD수
Y0
Y1
Y2
Y3
Y4
Y5
Y6
Y7
값0001100011001020001004001130000100190100400010000
16
0101500011001
25
0110600100100
36
01117001100
.... |
|
|
|
|
|
 |
|
| TTL 게이트 동작
1. 서론
9개의 게이트를 IC칩을 이용하여 구성하고 동작 상태를 표로 작성해 보고 실제 진리표와 비교해 보는 실험을 통해 IC칩을 이용한 디지털 회로 구성을 직접 해보고 동작 상태를 확인해본다.
입력
출력
AX0110
NOT 게이트 진리표
2. 실험
A [V]
0
0.6
0.8
1
1.2
1.4
1.6
235
X [V]
① 아래 표를 완성하라. [NOT 게이트]
② 회로를 구성하고 진리표를 작성하라.
입력
출력
ABX000.. |
|
|
|
|
|
 |
|
| 실험.NMOS 증폭기
1.Orcad 결과
[공통 - 소스 증폭기]
1) 입력 및 출력 전압 파형
-회로-
-파형-
2) 입력 저항 측정
-회로-
-파형-
3) 출력 저항 측정
-회로-
-파형-
[공통 - 게이트 증폭기]
1) 입력 및 출력 전압 파형
-회로-
-파형-
2) 입력 저항 측정
-회로-
-파형-
3) 출력 저항 측정
-회로-
-파형-
[공통 - 드레인 증폭기]
1) 입력 및 출력 전압 파형
-회로-
-파형-
2) 입력 저항 측정
-.. |
|
|
|
|
|
 |
|
| 주 기억 장치
주 기억 장치는 프로그램과 외부로부터 입력되는 자료를 기억한다. 또한, 연산 장치에서 연산된 결과는 반드시 주 기억 장치에 옮겨져서 기억된다.
주 기억 장치는 프로그램이나 각종 자료를 저장하는 창고와 같은 역할을 한다.
주 기억 장치가 기억하는 자료는 처리하기 위하여 입력되는 것, 연산이 끝난 후 출력될 것, 중간에 연산되는 중간 결과를 알 수 있는 것 등 세 가지로 볼 수 있.. |
|
|
|
|
|
 |
|
| 1. 목적
·기본 논리 게이트인 AND, OR, NOT 게이트를 알아본다.
·기본 게이트의 확장으로 NAND, NOR, XOR, XNOR 게이트를 알아본다.
2. 이론
①AND 게이트
AND 게이트는 두 개 또는 그 이상의 입력과 하나의 출력으로 구성된다. AND 게이트에서 동작은 입력 A, B가 High이면 출력 F는 High이고, A또는 B 중 어느 하나가 Low이거나 A와 B모두 Low이면 출력 F는 Low가 된다.
논리식은 F = A·B 또는 F = A.. |
|
|
|
|
|
 |
|
| 1. 실험 목적
AND Gate, OR Gate, NAND Gate, NOR Gate의 IC패키지 코드를 알아내고 이에 LED를 연결하여 입력에 따른 출력을 알아본다.
2. 자료 조사
A, B
X
0, 0
0
0, 1
0
1, 0
0
1, 1
1
AND Gate 또는 2-Input AND 게이트에 대한 진리표
AND 게이트는 모든 입력이 HIGH(1)일 때만 출력이 HIGH(1)로 되고, 한 개의 입력이라도 LOW(0)이면 출력은 LOW(0)로 된다. 따라서 AND 게이트는 어떤 조건들이 .. |
|
|
|
|
|
 |
|
| 법인세과세표준및세액신고서입력사항검증표입니다.
＊체크항목중 비율이 전년대비 30%이상 증감법인 출력
법인세과세표준및세액신고서 입력사항 검증표( .월 입력)
법인구분 : 출력일자 :
세무서명 : 페이지 :
담당자코드 :단위: 천원
법인명
사업자
등록번호
당해연도(A)
직전년도(B)
비율(A/B) × 100
비고
수입금액
과세표준
총세액
차감
납부할세액
수입금액
과세표준
총세액
차감
납부할세액
수입금.. |
|
|
|
|
|
 |
|
| I1 : 입력전류 g: 여자콘덕턴스
Io : 무부하전류 b: 여자서셉턴스
I1' : 부하전류 r1 :S/T 저항
Ie : 철손전류 x1 :S/T 리액턴스
Iφ : 자화전류 r2 :R/T 저항
x2 :R/T 리액턴스
1.1 입력전류와 부하전류
입력전류
Po : 전동기 출력[kW] : 회전자 출력 + 기계손
부하전류 |
|
|
|
|
|
 |
|
| 실험. BJT 차동 증폭기
1.Orcad 결과
[차동쌍의 컬렉터 전류 대 차동 입력 전압 특성]
-회로-
-파형-
[차동쌍의 차동 출력 전압 대 차동 입력 전압 특성]
-회로-
-파형-
[차동쌍의 입력 및 출력 전압 파형]
-회로-
-파형-
[차동쌍의 입력 저항]
-회로-
-파형-
2. 실험 결과
* 차동입력 전압값들에 대한 컬렉터 전류와 차동 출력 전압 특성
Vid
[V]
-0.2
-0.15
-0.1
-0.05
0
0.05
0.1
0.15
0.2
Ic1
.. |
|
|
|
|
|
 |
|
| 실험. 비안정 멀티바이브레이터(구형파 발생기)
1.Orcad 결과
[비안정 멀티바이브레이터 회로의 발진 파형들]
-회로-
-파형-
(입력 전압)
(출력 전압)
2.오실로스코프 파형
(Ch 1 : - 입력 전압 , Ch 2 : + 입력 전압)
(Ch 1 : 출력 전압)
3. 고찰
이번 실험은 비안정 멀티바이브레이터에 관한 실험이었다.
.... |
|
|
|
|
|
 |
|
| OPAMP 반전 증폭기 설계
● 실험의 목표
OPAMP를 이용하여 GAIN 20dB, SNR 90%, BANDWIDTH 10KHz의 조건을 만족하는 증폭기를 설계한다.
● 기본 이론
⑴ 연산 증폭기
연산 증폭기는 입력단이 차동 증폭기(differential amplifier)로 구성도어 있어 두 입력 단자에 들어온 신호의 차이에 비례하는 전압이 출력되게 되어 있다. 두 입력 단자 가운데 빼어지는 신호가 들어가는 단자를 -로 표시하며 반전 입.. |
|
|
|
|
|
 |
|
| 유도전동기 등가회로 및 관련식
I1 : 입력전류 g: 여자콘덕턴스
Io : 무부하전류 b: 여자서셉턴스
I1' : 부하전류 r1 :S/T 저항
Ie : 철손전류 x1 :S/T 리액턴스
Iφ : 자화전류 r2 :R/T 저항
x2 :R/T 리액턴스
1.1 입력전류와 부하전류
입력전류
Po : 전동기 출력[kW] : 회전자 출력 + 기계손
부하전류
유도전동기 기동 방법 |
|
|
|
|
|
 |
|
| 공통 베이스 및 에미터 플로워 트랜지스터 증폭기
1. 실험 목적
○ 공통 베이스와 이미터 플로우(공통콜렉터) 트랜지스터 증폭기에 있어서 전압증폭(), 입력 임피던스(), 출력 임피던스()를 측정한다.
2. 이론
○ 공통 베이스(CB) 트랜지스터 증폭기는 주로 고주파 동작에 사용되며, 입력 임피던스가 낮으며, 출력임피던스는 높으면서 큰 전압이득을 제공한다. 이 공통 베이스 증폭회로의 교류 전압이득과 .. |
|
|
|
|
|
 |
|
| [계측 및 신호 처리] 반전 증폭기
목 차
1. 실험 목적
2. 기본 이론
3. 실험기구
4. 실험 과정
5. 실험 이론값
6. 결과 및 고찰
1. 실험 목적
OP-Amp를 이용한 반전 증폭기 회로를 이해한다.
반전 증폭기의 입력과 출력 동작을 측정한다
반전 증폭기 회로에서 증폭도를 이론적으로 해석해 내는 방법을 알아본다.
2. 기본 이론
OP-Amp는 입력 임피던스가 무한대이기 때문에 반전 입력에 흐르는 전류는 0.. |
|
|
|
|
|
