|
전체
(검색결과 약 11,663개 중 7페이지)
| |
|
|
|
 |
|
| 연산증폭기의 동작원리와 반전증폭기,비반전증폭기
contents
목차
1. 연산증폭기(Operational -Amplifiers)의 구성과 특징
2. 연산증폭기의 동작원리
3. 반전증폭기와 비반전증폭기의회로와 입출력파형
1-1. 연산증폭기(OP-AMP)의 특징
차동 증폭기
전압증폭기
출력증폭기
단일 IC내부에서
모두 연결
고이득
고입력 임피 던스
저출력 임피 던스
1-2. 연산증폭기(OP-AMP)의 구성
연산증폭기는 차동.. |
|
|
|
|
|
 |
|
| 논리회로 실습보고서 - 불 대수와 드모르간의 정리
7400 IC 핀 배치도를 참조하여 4개의 NAND 게이트 중 2개를 선정하여 아래 회로를 구성한다. 7400의 7번 핀은 접지하고, 14번 핀은 +5V의 전압을 인가한다. 1번 핀과 2번 핀에 입력신호를 넣고 3번 핀과 6번 핀에서 각각 출력을 관찰한다. 입력의 상태를 표와 같이 변화시키면서 출력 상태를 기록하여라.
BAXY0010011010101101
▌검토▐ 실험 결과, 입력.. |
|
|
|
|
|
 |
|
| 논리회로 실습보고서 - 불 대수와 드모르간의 정리
7400 IC 핀 배치도를 참조하여 4개의 NAND 게이트 중 2개를 선정하여 아래 회로를 구성한다. 7400의 7번 핀은 접지하고, 14번 핀은 +5V의 전압을 인가한다. 1번 핀과 2번 핀에 입력신호를 넣고 3번 핀과 6번 핀에서 각각 출력을 관찰한다. 입력의 상태를 표와 같이 변화시키면서 출력 상태를 기록하여라.
BAXY0010011010101101
▌검토▐ 실험 결과, 입력.. |
|
|
|
|
|
 |
|
| DC모터 제어
목 차
1. open loop control closed loop control
2. 1차 시스템, 시정수, 이득 의미
3. 위상차이가 나타나는 이유
4. cut off frequency 의미
5. PID control 물리적 의미
1. open loop control closed loop control
① 개로제어(Open-loop control)
시스템의 출력을 입력단에 되먹이지 않고 기준입력만으로 제어신호를 만들어서 출력을 제어하는 방식이다.
[그림1.] 상수 플랜트
‧ .. |
|
|
|
|
|
 |
|
| 1.실험 제목
플립플롭
2.실험 목적
순서논리회로의 기반이 되는 플립플롭을 RS, D, T, JK , 주종플립플롭 등을 대상으로 하여 동작 원리를 살펴보고 전반적인 이해를 도모하도록 한다.
3.관련 이론
(1)RS 플립플롭
동기식 RS 플립플롭은 S단자와 R단자에 입력을 가하되 인가되는 클록 CK에 의해 회로의 동작 여부가 결정되는 트리거형 플립플롭이다. 플립플롭은 상승에지 플립플롭과 하강 에지 플립플.. |
|
|
|
|
|
 |
|
| DC power supply 설계
목차
1. DC power supply 설계
(1) 반파정류기 동작원리 해석
(2) 리플의 정의와 리플 크기값 유도
(3) 전파정류기 동작원리 해석
(4) 제너다이오드 설명
(5) simulation을 이용한 설계
2. 필요한 부품 규격 결정
3. Transformer, Diode, Capacitor등 제품명, 제조회사명, 정격 등 표시
4. 예상되는 출력 파형 해석
5. Simulation을 통한 결과제시
6. 고찰 및 참고문헌
1.. |
|
|
|
|
|
 |
 |
가산기 ( 27Pages ) |
|
|
1. Subject : 가 산 기(Adder)
2. Abstract
가산기 회로와 감산기 회로의 원리를 이해하고, 반가산기를 이용하여 전가산기 구현 및 병렬 가산기를 구성하며, 실험으로 그 동작을 확인한다.
3. Background
1) 가산기
두 2진수의 가산에서는 가장 낮은 자리(LSB)의 두 비트간의 가산 . 즉, 0 + 0 = 0, 0 + 1 = 1, 1 + 0 = 1, 1 + 1 = 10에서 보다시피 캐리까지 계산하기 위해서는 2비트의 출력이 필요하.. |
|
|
|
|
|
 |
|
| 전자회로설계실습 결과레포트
[ 설계실습 3 ]
Inverting Amp, Non-Inverting, Summing Amp.
설계실습 내용 및 분석
[1-a] 계획서의 (1)의 (g)에서 설정한대로 function generator를 맞추고 다음 그림(a)와 같이 연결하여 오실로스코프로 측정한 파형이 200mVac(Peak to peak)의 주파수라 2kHz인 정현파임을 관찰하고 그 파형을 제출하라. 또 그림(b)와 같이 연결하여 측정한 파형이 100mVac(peak to peak).. |
|
|
|
|
|
 |
|
| Report
( 기초전자 BJT증폭기, 전력증폭기, 연산증폭기, 귀한연산증폭기, 기본연산 증폭기회로 개념 및 특징 조사분석 )
목 차
1. BJT증폭기.
2. 전력 증폭기
3. 연산 증폭기의 특성
4. 귀환 연산 증폭기
5. 기본 연산 증폭기 회로
1. BJT증폭기.
1)공통 이미터 증폭기(Common Emitter Amplifier)
AMP = 10m
FREQ = 1.0k
위에 그림은 Common Emitter Amplifier라고 부르는며, 높은 전압 전류 이득.. |
|
|
|
|
|
 |
|
| 선형 연산 증폭기 회로
실험 순서
1. 반전 증폭기
a. 그림 29-5의 증폭기 회로에 대한 전압이득을 계산하라.
Vo/Vi(계산값)=-5
b. 그림 29-5의 회로를 구성하라. 입력 Vi에 실효전압 1V를 인가하라. DMM을 사용하여 출력전압을 측정한 다음을 기록하라.
Vo(측정값)=5.12V
측정값을 이용하여 전압이득을 계산하라.
Av=-5.12
c. Ri를 100kΩ으로 바꾼 다음 Vo/Vi를 계산하라.
Vo/Vi(계산값)=-1
입력 Vi.. |
|
|
|
|
|
 |
|
| 논리회로 실습 보고서 - 코드 변환기
7486 IC 핀 배치도를 참조하여 아래 회로를 구성한다. 7486의 7번 핀은 접지하고, 14번 핀은 +5V의 전압을 인가한다. B4, B3, B2, B1, B0에 입력신호를 표와 같이 변화시키면서 출력 상태를 기록하여라.
B4
B3
B2
B1
B0
G4
G3
G2
G1
G0
01011011101010111010101110000
▌검토▐ 실험 결과를 토대로 이 회로는 어떤 회로인지 동작을 설명하여라.
▷ 2진 코드를 입력받.. |
|
|
|
|
|
 |
|
| 순서논리회로 설계
폰 응답 머신을 제어하는 순서회로를 설계한다.
세 개의 입력 R, A, S와 한 개의 출력 Z를 가진다.
각 폰 울림의 끝에서 한 클럭 사이클 동안 R=1이다.
입력 A는 폰의 응답 여부를 나타낸다. 폰이 응답할 때, A=1이다.
S는 머쉰이 2번 울리거나(S=0) 또는 4번 울린(S=1) 후 폰에 응답해야 하는지를 선택한다.
레코더가 폰에 응답하도록 야기시키기 위해, 회로는 2번 울리거나 또는 4번 .. |
|
|
|
|
|
 |
|
| 비동기 카운터
본 실험에서는 리플카운터의 기본형에 대하여 실험하고 모듈의 정의를 소개한다.
1. 서 론
비동기 카운터는 플립플롭을 직렬로 연결하여 구성하며 한 플립플롭의 출력은 그다음 플립플롭의 입력에 연결되어 있다. 첫 번째 플립플롭의 클럭 입력에 가해진 신호에 의해 출력의 상태가 바뀌며 이 출력신호는 다음 플립플롭의 클락 입력을 트리거 한다.
이러한 방법으로 입력에 가해진 신호가 .. |
|
|
|
|
|
 |
|
| 그냥 심심해서 쓰는거에요~~~^^
먼저 MP3를 테이프로 녹음을 하면 음질이 떨어 집니다.
그러나 짬뽕 테입 보다는 낮죠~ ^^
잘만 녹음을 하신다면 CD-]테이프 로 녹음한거랑 거의 차이를
못느끼 실거에요~~~
전 사운드트랙 을 씀니다. ^^
사운드 드랙을 예로 들어서 설명해 드리겠습니다.
1.
먼저 사운드 카드의 출력 단자를 찾으셔야 합니다.
스피커로 연결하는 곳이요~ ^^
혹은 리어,프론트 스피.. |
|
|
|
|
|
 |
|
| 설계 목표
① 숫자표시기를 이용하여 5입력을 3으로 나눈 몫과 나머지를
표현한다.
② NAND게이트와 INVERTER, 7447디코더를 이용하여 최대한
간단한 회로를 구성한다.
③ PSPICE를 이용해 출력을 예상해 본다.
④ 구현한 회로가 작동이 되지 않는다면 그 이유를 알아보고
문제를 해결하여 본다.
입력 출력에 대한 진리표
진리표 분석을 통한 MINIMIZE (1)
진리표 분석을 통한 MINIMIZE (2)
입력값 E=.. |
|
|
|
|
|
