[디지털 회로설계] 4-Bit D Flip Flop 설계

디지털 회로설계
1. 제목 : 4-Bit D Flip Flop 설계

2. 개요 :

1) 목적 : 1 bit flip flop을 통해 4 bit flip flop을 VHDL과 logic gate로 설계한다. 이 과정에서 VHDL의 process의 사용법을 익히고, logic gate의 구현과 process로의 구현의 차이점을 비교해 본다.

2) 방법 :
[1-bit flip flop]
(1) 입력이 D, Preset, Clear, Clock이고 출력이 Q, notQ인 1 bit D F/F을 VHDL 언어로 설계한다.
(2) 위와 동일한 입출력을 가진 1 bit D F/F을 logic gate로 설계한다.
(3) 둘의 설계 과정과 결과를 비교해 본다.
[4-bit flip flop]

(4) 4 bit의 벡터 x, y와 carry in을 입력으로 갖고 4 bit의 벡터 s와 carry out을 출력으로하는 4 bit adder을 1bit adder 4개를 통해 설계한다.
(6) 설계한 4-bit full adder를 임의의 x, y 값을 입력하여 waveform을 출력한다.

3. 이론

(1) Half Adder

(2) Full Adder

4. 설계과정

- 4-bit full adder의 truth table

5. VHDL Code
[1-bit adder]

library ieee;

6. 결과 및 분석

[1bit full adder의 waveform simulation]

1 bit full adder는 다음과 같은 waveform을 갖는다. 아래의 truth table과 비교해보면 동일하게 나오는 것을 확인할 수 있다.

cin
xy
cout
s00000001010100101110

[1 bit adder의 truth table]

....

[hwp/pdf][디지털 회로설계] 4-Bit D Flip Flop 설계